半導体デバイス（MOSトランジスタ、極低消費電力演算、AI計算）：高木信一

強誘電体ゲート絶縁膜MOSFET（FeFET）とFeRAM

強誘電体デバイスを用いたリザバーコンピューティング

計算負荷の軽いAI計算手法として、リザバーコンピューティングが近年注目を集めている。当研究室では、メモリ・イン・ロジック機能や非線形アナログ計算機能をもつ強誘電体ゲートMOSFET（FeFET）やFeRAMが、リザバーコンピューティングを物理実装できるハードウェアとして有望であることを提案し、そのリザバーコンピューティング動作を世界で初めて実証している。強誘電体デバイスを用いたこのリザバーを用いて、極低消費電力で推論・学習を行うことができる新しいAIハードウェアをSiプラットフォーム上に実現する研究を行っている。

3次元集積CMOSのための極薄膜III-V-On-Insulator MOSFET

将来のロジックLSIの本命デバイスして、トランジスタを縦型に積層した3次元集積CMOSが期待されている。このような積層型MOSFETを実現する上では、低温で素子が作製できかつ高い移動度や注入速度が期待できるIII-V化合物半導体やGeなどのチャネルが有望である。当研究室では、3次元集積CMOSを目指して、Si基板上に極薄のIII-V-On-Insulator (III-V-OI)構造を実現する技術やこの構造をチャネルに用いたIII-V nMOSFETの実証と高性能化、その電気特性を決定しているデバイス物理の研究を進めている。smart cut法などを用いたオリジナリティの高い基板形成技術、高品質MOS界面制御技術、接合形成技術などにより、世界最高レベルのMOSFET性能を実証し、世界的にも高い関心を集めている。

3次元集積CMOSのための極薄膜Ge-On-Insulator MOSFET

3次元集積CMOSへの適用を目指して、Si基板上の極薄Ge-On-Insulator (GOI)構造を実現する技術やこれらの構造を用いた高性能GOI CMOSの実現と性能向上、電気特性を決定しているデバイス物理の研究を進めている。酸化濃縮法・基板貼り合せ法・smart cut法などを最適なウェハ面方位と組み合わせたオリジナリティの高い基板形成技術、移動度向上技術として極めて重要なチャネルひずみ制御技術、高品質MOS界面形成技術などにより、極薄チャネルの下で世界最高移動度のMOSFET性能を実証し、世界的にも高い関心を集めている。III-V-OI MOSFETと組み合わせた3次元CMOSの実証やMOS界面特性・キャリア輸送特性を決めている物性の解明にも取り組み、素子物理の確立を目指している。

量子コンピュータのためのSi CMOSの極低温での動作特性の理解

量子コンピューティングシステムでは、量子ビットを操作するチップに加えて、信号を制御するCMOS集積回路も重要であり、量子ビット数向上のためには、4Kなどの極低温で動作できるSi CMOS回路を量子ビットチップの近くに置くことが必要である。この目的のためには、極低温でのMOSトランジスタの動作を定量的に明らかにして、その物理機構を明確化することが必要である。当研究室では、Si MOSFETの極低温での電気特性や信頼性を明らかにし、物理パラメータを定量化するための実験的・理論的研究を進めている。